北京大学
PEKING UNIVERSITY

PKU-IC
北京大学集成电路学院
SCHOOL OF INTEGRATED CIRCUITS,PEKING UNIVERSITY

Project 4
Device Compact Modeling

预备知识：0.1 什么是BSIM

BSIM (Berkeley Short-channel IGFET Model)

是由加州大学伯克利分校Chenming Hu教授领导开发的一系列用于模拟MOSFET特性的紧凑模型

该模型在IC设计中被广泛应用，是一种工业标准的紧凑模型

具体模型信息（代码和手册），可以从官网查看[Models | BSIM GROUP]

早期模型使用c语言书写，当前使用**Verilog-AMS**书写

BSIM的各种公式**基于物理**，但又包含很多经验或**拟合参数**

在HSPICE（后面会讲）中使用BSIM时，可以引入下载的模型，

也可以使用HSPICE内嵌好的模型

这次的实验使用平面管，对应BSIM4

在后面的实验中，大家接触到FinFET则应使用BSIM-CMG

0.2 SPICE & HSPICE

SPICE (Simulation Program with Integrated Circuit Emphasis)

是一个电路模拟程序的内核，可以以脚本形式对电路进行建模和仿真

SPICE软件中，Xyce、NgSPICE是开源软件，也是python库PySpice能调用的仿真器

GTS中可以调用Xyce或NgSPICE进行SPICE仿真

HSPICE是Synopsys公司的商业化软件（业界标准EDA工具）

想要使用HSPICE进行仿真，可以先了解以下部分：

- **网表文件**（后缀为.sp）：描述了电路结构、激励、需要分析的内容等信息
- **模型卡文件**（没有规定后缀）：描述了模型参数等信息
- **结果列表文件**（后缀为.lis）：仿真生成的结果文件，包含仿真时的各种信息以及仿真结果
- 除此之外还有各类波形文件（.ma0, .sw0等）

0.3 HSPICE模型卡

参考模型卡路径：

/home/GTS_Template/Project4/HSPICE_Tutorial/sim.pm

模型卡文件大致由两部分组成：

- 通常会在第一行写 **.model <name> <type> level=_**
  - 其中name为model名可以随意起（使用时需要对应）
  - type为nmos或pmos
  - **level=54**对应**BSIM4**模型，**level=72**对应**BSIM-CMG**模型
  - BSIM4模型用于描述平面MOSFET，BSIM-CMG模型用于描述FinFET
  - 模型卡**不区分大小写**，即level也可以写为LEVEL
- 接下来的每一行都为 **+ <parameter name> = <parameter value>**
  - 模型卡中的参数集
  - 提取模型卡本质上是**调整模型卡的参数集，使之IV/CV特性与实测数据/TCAD数据匹配**

```
.model sim nmos level = 72
+VERSION=107
+BULKMOD=1
+IGCMOD=0
+IGBMOD=0
+GIDLMOD=0
+IIMOD=0
+GEOMOD=1
+RDSMOD=0
+RGATEMOD=0
+RGEOMOD=0
+SHMOD=0
+NQSMOD=0
+COREMOD=0
+CGEOMOD=0
+CAPMOD=0
+TNOM=25
+EOT=1E-009
+EOTBOX=1.4E-007
+EOTACC=1E-010
+TFIN=6.5E-009
+TOXP=2.1E-009
+NBODY=1E+022
+PHIG=4.4669056000000005
+EPSROX=3.9
+EPSRSUB=11.9
+EASUB=4.05
+NI0SUB=1.1E+016
```

0.4. HSPICE仿真 (A)

参考HSPICE脚本路径：

/home/GTS_Template/Project4/HSPICE_Tutorial/sim

脚本的第一行可以写一些收敛精度等设置信息，具体查阅提供的HSPICE手册

```
.option abstol=1e-6 reltol=1e-6 post=0 ingold
```

紧接着可以用 **.temp 25** 的方式来规定温度

```
.temp 25
```

使用 **.include <model card>** 的方式来调用模型卡文件

```
.include "sim.pm"
```

也可以使用.param把模型卡参数信息直接写到网表文件里

接下来几行形如 **vds drain 0 0** 这样的语句，用来描述电路激励，表示在drain节点和0节点（接地）之间加上了vds这个电压激励，初始值为0V

```
vds drain 0 dc=0.0
vgs gate 0 dc=0.0
vbs bulk 0 dc=0.0
```

定义实例化的器件：**M1 drain gate 0 bulk sim**

```
M1 drain gate 0 bulk sim w=35n l=100n
```

M1代表器件的实例名，后面四个与BSIM模型接口对应，代表D/G/S/B

sim（模型名）需要对应**模型卡文件**中的模型名对应

```
.model sim nmos level = 72
```

最后是参数集：w和l代表器件的沟道宽度和沟长，除此以外还可以给更多参数赋值

0.4. HSPICE仿真 (B)

现在电路已经构建完成，可以开始电路仿真了！

使用.dc来开始直流DC仿真，其他仿真如transient瞬态可以查阅手册

对于语句： **.dc vds 0 1.0 0.01 vgs poi 3 0.3 0.5 0.7**
意思是：
DC仿真，外层循环是Vgs，内层循环是Vds
Vgs取3个值，0.3，0.5，0.7时分别扫描Vds
Vds的扫描范围是[0, 1.0]，步长是0.01

```
.dc vgs -0.2 1.0 0.01 vds poi 4 0.05 0.3 0.5 0.7
.probe dc ids=par`-i(vds)`
.print dc par'ids'

.dc vds 0 1.0 0.01 vgs poi 3 0.3 0.5 0.7
.probe dc ids=par`-i(vds)`
.print dc par'ids'
```

par作用：探针

```
.dc vgs -0.2 1.0 0.01 vds POI 1 0.00
.print lx568(M1)
```

注意，HSPICE提供了CV仿真的输出接口lx函数
例如，BSIM4可以直接.print lx82(M1)来输出Cgg，BSIM-CMG则用.print lx568(M1)

HSPICE手册参考：/home/GTS_Template/Handout/Reference_Books/hspice_sa.pdf

0.4. HSPICE仿真 (C)

准备好HSPICE脚本，可以开始SPICE电路仿真

在终端里输入 **hspice -i <netlist file> -o <result path>** 进行仿真

- <netlist file>为网表文件
- <result path>为结果保存路径

```
[hrlu@localhost HSPICE_Tutorial]$hspice -i sim.sp -o
Using: /home/software/hspice/hspice/O-2018.09-VAL-20180412/hspice/linux64/hspice
  -i 'sim.sp' -o

>info:          ***** hspice job concluded
```

如果仿真成功，则可以在.lis文件的某一行发现“**concluded**”，如果失败则会发现“**aborted**”

其他结果文件可以使用WaveView等软件查看，在终端输入wv即可启动

以上均为补充知识，感兴趣可以尝试复现，不做要求；本课程不要求掌握SPICE脚本，如需仿真会提供相应工具或脚本

项目任务描述

- 参数提取是一种**回归任务**，需要让BSIM能够表现处实际器件/TCAD器件的特性
- 模型已经给定，需要使用某种方法调整其中的参数，使仿真结果和实测/TCAD数据对准
- 本次实验采用**手动提取**的方法，目标数据为已经准备好的**TCAD数据**



观察曲线差异

结合物理知识

调整参数



红色：目标数据　蓝色：仿真数据

项目数据描述

- 数据来源为实验而中GTS模板中65nm平面管：L = 65nm, W=1um
- 采用BSIM4模型（+level = 54）
- 等效尺寸、掺杂等信息需要在模型卡中设定（主要设置EOT和NSD），由于实际器件中的掺杂分布并非理想，所以并不需要特别纠结精确的数值
- 注意SPICE脚本中均采用**国际单位制**，注意长度、掺杂等单位的转化
- **注意：本实验中为了降低难度，器件的外部寄生（电阻和电容）均被囊括入器件模型卡中**
  - **更标准的集约模型提取流程中，会对外部寄生RC做进一步的拆分**





项目使用工具：iPE使用方法 (A)

北京大学 PEKING UNIVERSITY

- 本实验使用iPE软件进行辅助操作

1. 启动软件后，点击左上角Project在自己的目录下新建项目



3. 右键激活项目

4. 画出目标数据图像





2. 将目标数据放入Raw_data/，将初始模型卡放入Extra_data/，将寄生文件放入Pex_data/（本实验不涉及），Hspice_data中会生成仿真过程和结果文件

5. 调出提取窗口



启动iPE方法：

1）在桌面新建本地iPE工作目录

2）进入iPE工作目录，打开terminal

3）在终端中输入

/home/software/IPE/iPE

目标TCAD数据路径：

/home/GTS_Template/Project4/TCAD_Data/nMOS_LG65.0_W1000.0n_T25.txt

初始模型卡路径：

/home/GTS_Template/Project4/Template_Model_Card/init.nmos

项目使用工具：iPE使用方法 (B)

北京大学 PEKING UNIVERSITY

- 本实验使用iPE软件进行辅助操作



项目内容：0. 电容调整

本次实验中，我们使用的电容只有Cgg-Vgs @ Vds=0

预先调准这一部分电容可以为后面的电流提取打下地基

操作指导

1. 调整**CF**，对齐曲线的底边
2. 调整**TOXP**，对齐曲线的最高处
3. 调整**NDEP**(主)和**K1**，来调整曲线的形态
4. VFB理论上可以调整开启点的位置，但是会和NDEP和K1产生耦合效应



预期效果：

对于CV模型的精度要求，往往会比IV模型的精度要求低

在实际情况中，CV本身就难以测准，在实测数据中会看到多管并联测CV的情况

1. 阈值电压 & 亚阈值摆幅

阈值电压和亚阈值摆幅调整作为IV曲线的第一步，决定了器件在弱反型区的导通特性及开关能力。

- **阈值电压(Vth)**：器件由关断进入导通时的临界栅极电压
- **亚阈值摆幅(SS)**：亚阈区电流增加10倍所需的栅极电压变化量



$\log_{10} I_{ds} - V_{gs}$

预期目标：

这一步要对准**Ids-Vgs @ Vds~0.05V**的Vth和SS

操作指导

1. 调整**VTH0**，来对准V_{th}
    1. 对准V_{th}实际上可以观察亚阈值区的偏移
    2. 因为当前还未对齐线性区电流，所以使用“固定电流法”来计算Vth
    3. 固定电流法：V_{th}为I_{ref}处的电流，$I_{ref} = I_0 * \frac{W}{L}$，$I_0$根据情况确定，通常为100nA
2. 调整**CIT**，来对准SS
    1. 对准SS可以观察亚阈值区的斜率，$SS = \frac{1}{Slope}$

2. 迁移率相关

迁移率是指载流子在电场作用下在沟道中的运动能力。

预期目标：

这一步要对准**Ids-Vgs @ Vds~0.05V**的电流和跨导

(实际上对于大多数步骤都应如此，即优先对准线性区)

操作指导

1. 调整**U0**，来对准Gm峰值
   - 低场迁移率，会影响整体的电流和跨导水平
2. 调整**UA**，来调节Gm峰值后的尾部高度
   - 垂直电场退化系数，削弱迁移率的主要参数
3. 调整**EU**，来调节Gm峰值后的倾斜程度
   - 迁移率退化的电场指数参数

注意：

- 这一步调整完成可以重新检查前一步是否发生了偏移

mobMod = 0

$$\mu_{eff} = \frac{U0 \cdot f(L_{eff})}{1+\left(UA+UCV_{bseff}\right)\left(\frac{V_{gsteff}+2V_{th}}{TOXE}\right)+UB\left(\frac{V_{gsteff}+2V_{th}}{TOXE}\right)^2+UD\left(\frac{V_{th}\cdot TOXE}{V_{gsteff}+2\sqrt{V_{th}^2+0.0001}}\right)^2} \quad (5.6)$$

mobMod = 1

$$\mu_{eff} = \frac{U0 \cdot f(L_{eff})}{1+\left[UA\left(\frac{V_{gsteff}+2V_{th}}{TOXE}\right)+UB\left(\frac{V_{gsteff}+2V_{th}}{TOXE}\right)^2\right]\left(1+UC\cdot V_{bseff}\right)+UD\left(\frac{V_{th}\cdot TOXE}{V_{gsteff}+2\sqrt{V_{th}^2+0.0001}}\right)^2} \quad (5.7)$$

mobMod = 2

$$\mu_{eff} = \frac{U0 \cdot f(L_{eff})}{1+\left(UA+UC\cdot V_{bseff}\right)\left[\frac{V_{gsteff}+C_0\cdot\left(VTHO-VFB-\Phi_s\right)}{TOXE}\right]^{EU}+UD\left(\frac{V_{th}\cdot TOXE}{V_{gsteff}+2\sqrt{V_{th}^2+0.0001}}\right)^2} \quad (5.8)$$

where the constant $C0$ = 2 for NMOS and 2.5 for PMOS.

$$f(L_{eff}) = 1 - UP\cdot\exp\left(-\frac{L_{eff}}{LP}\right) \quad (5.9)$$

本实验中启用了较为准确的model公式，并且启用5.8式中的EU参数用以控制在Gm-Vg曲线中的大Vg下的斜率

3. 漏致势垒降低

DIBL效应指漏极电压升高时，沟道势垒被削弱，导致阈值电压降低、亚阈区电流增大

本质上是由于漏极电场侵入沟道，使栅极对沟道的控制能力减弱，从而提前形成导电通道



预期目标：

这一步要对准**多条曲线的Vth间距**以及**Gds的间距**



操作指导：

1. 调整**ETA0**，来对齐高V_{ds}时的V_{th}
    1. 本质是调节不同V_{ds}时的V_{th}间距
    2. 可以通过观察饱和区曲线(高V_{ds}的$\log_{10}(Ids) - V_{gs}$)的横向位置，前提时线性区曲线的V_{th}已经对准
2. 调整**PDIBLC1**，来对齐低V_{gs}时的G_{ds}

4. 饱和速度 & 沟长调制 & 线性/饱和区域平滑过渡

这一阶段用于描述速度饱和、沟道长度调制以及线性区向饱和区的平滑过渡行为

- 速度饱和：高电场下载流子漂移速度不再随电场线性增加而趋于饱和
- 沟道长度调制效应：饱和后有效沟道长度随Vds增大而缩短，导致饱和区电流继续上升

预期目标：

这一步要对准**输出特性曲线**($I_{ds} - V_{ds}$)的形状

操作指导：

1. 调整**VSAT**，来对齐电流能达到的上限
2. 调整**PCLM**，来对齐饱和区的上翘情况
3. 调整**DELTA**，来对齐线性区-饱和区过渡的平滑程度
4. 实际操作中可能还会发现，**PVAG**和**DROUT**也会对Rout产生影响



值得注意的是，图中歪曲饱和区的一系列操作，并没有严重影响线性区的精度，说明我们前面先校准线性区再校准饱和区的思路是有效的

5. 进一步调整



在我们的实验中，这一区域的漏电没有涉及

如果在其他数据中发现此区域上翘，可以检查GIDL(Gate Induced Drain Leakage)效应、栅极隧穿效应相关参数



调整步骤并非完全固定，可以发现，在调整的过程中需要不断返回前面去进行各种检查

BSIM参数提取是一项难度极高的工作，BSIM中包含了几百个参数

不限于建议的参数，可以在给定参数调整后，查阅手册适当调整其他合适的参数，以取得更好的拟合

如果想调整其他参数或深入了解这个模型，可以去BSIM官网下载手册和代码Models | BSIM GROUP

评分

1. log10(Ids)-Vgs曲线
阈值电压



2. log10(Ids)-Vgs曲线
SS



3. log10(Ids)-Vgs曲线
DIBL



4. Gm-Vgs曲线上升段斜率、峰值、下降段斜率和高度
(对应迁移率)



评分

5. Ids-Vds曲线线性区的拟合情况
（检查饱和区的调整是否影响到了线性区）



6. Ids-Vds曲线，线性区向饱和区过渡的尖锐程度



7. Ids-Vds曲线能达到的上限以及斜率
（对应饱和速度和沟道长度调制效应）



8. 不同Vgs时，Ids-Vds的间距